英特爾：將通過混合鍵合將封裝互連密度提高10倍以上

圖源：路透

在近日舉行的IEEE國際電子器件會(huì)議（IEDM）上，英特爾概述了其未來的發(fā)展方向，即通過混合鍵合將封裝的互連密度提高10倍以上，晶體管縮放面積提高30%至50%，以及采用新的量子計(jì)算技術(shù)。

據(jù)eeNews報(bào)道，英特爾的元器件研究小組正在三個(gè)關(guān)鍵領(lǐng)域開展工作：提供更多晶體管的縮放技術(shù)；新的硅功能，用于功率和內(nèi)存增益；探索物理學(xué)的新概念，以徹底改變世界的計(jì)算方式。

英特爾目前的許多半導(dǎo)體產(chǎn)品都始于元器件研究工作，包括應(yīng)變硅、高K金屬柵、FinFET晶體管、RibbonFET，以及包括EMIB和Foveros Direct在內(nèi)的封裝技術(shù)。

該公司的研究人員概述了混合鍵合互連的設(shè)計(jì)、工藝和組裝挑戰(zhàn)的解決方案，發(fā)現(xiàn)了一種將封裝中的互連密度提高10倍的方法。

早在2021年7月，英特爾就宣布計(jì)劃推出Foveros Direct，實(shí)現(xiàn)亞10微米的凸點(diǎn)間距，從而使3D堆疊的互連密度提高了一個(gè)數(shù)量級(jí)。為了使生態(tài)系統(tǒng)從先進(jìn)封裝中獲益，英特爾還呼吁建立新的行業(yè)標(biāo)準(zhǔn)和測試程序，以實(shí)現(xiàn)混合鍵合芯片生態(tài)系統(tǒng)。

除了改良自GAA制程技術(shù)的RibbonFET外，英特爾正在開發(fā)一種堆疊多個(gè)CMOS晶體管的方法，旨在通過每平方毫米安裝更多的晶體管，實(shí)現(xiàn)最大限度的30%-50%的邏輯縮放改進(jìn)，以繼續(xù)推進(jìn)摩爾定律。

（holly）